原子層沉積（ALD）技術憑借其獨特的表面自限性生長原理，優異的共形性、大面積的均勻性，可適用于復雜三維表面沉積以及深孔洞均勻填隙生長等特點，受到半導體行業的青睞。

雖然與CVD相比，ALD存在產出低、成本高的缺點，然而ALD技術對高深寬比溝槽孔洞保形性填充的能力強，提供了對組成、厚度精確到原子層尺度的穩定控制，特別是對界面、摻雜和臺階覆蓋率的調控是新一代半導體工藝迫切需要的。從高介電常數材料的生長及其表現出的優越性能方面考慮，ALD是比磁控濺射、脈沖激光沉積、溶膠凝膠、CVD等更適合的技術。

2022年，尖端半導體企業已計劃投入生產3納米工藝，競爭的高度已達到2nm；2025年后，晶體管微縮化進入埃米尺度，ALD高k柵介質和金屬柵材料的應用，預計可延長摩爾定律至少10年，此外新的器件結構和新溝道材料的引入，使得場效應晶體管器件繼續沿用成為可能。而ALD在制備這些新型器件中，扮演了不可或缺的角色。

• 
  

  ALD基于自限和配體交換的表面反應，實現了納米級介電材料、金屬材料和半導體材料的低溫生長。在ALD生長的半導體薄膜中，金屬氧化物（ZnO、TiO2、Ga2O3、SnO2、In2O3、NiO等）、氮化物（GaN、AlN、InN等）、硫化物（ZnS、CuxS、SnS等）被廣泛研究，硒化物、碲化物和砷化物等相對較少。

   

  下述為表格匯總參考[1]

   

  

  
  

• 為滿足集成電路的高性能和多功能性的要求，互補式金屬氧化物半導體(CMOS)尺寸不斷被縮小，然而在極小的CMOS器件中，短通道效應和柵漏電流的增加限制了高性能器件的發展。

2022年Minhyuk Kim等報道[2]，ALD制備TaN作MOS器件柵電極，Al、W作蓋帽層，結果顯示Al/10nm TaN的有效功函數（EWF）達到4.63eV，性能提升4%，W/10nm TaN的EWF達到4.94eV，提升2.92%。

2020年Se-Na Choi等人[3]制備ITO/HfO2 /TiN/SiO2 /Si（MFMIS）結構場效應晶體管（FET），其中金屬底電極及鐵電層分別采用ALD制備50 nm TiN和9 nm HfO2。

[1] Shi-Jin Ding et al Chem. Mater. 2020, 32, 1343?1357

[2] Minhyuk Kim et al 2022 Applied Surface Science 152118

[3] Se-Na Choi et al 2021 Nanotechnology 32 085709